PAT-NO: JP357012561A

DOCUMENT-IDENTIFIER: JP 57012561 A

TITLE: FIELD EFFECT TRANSISTOR

PUBN-DATE: January 22, 1982

INVENTOR-INFORMATION:
NAME
OTSUBO, MUTSUYUKI
MITSUI, YASURO
NAKATANI, MASAAKI

ASSIGNEE-INFORMATION:

NAME · COUNTRY MITSUBISHI ELECTRIC CORP N/A

APPL-NO: JP55088134

APPL-DATE: June 26, 1980

INT-CL (IPC): H01L029/80, H01L023/12

US-CL-CURRENT: 257/741, 257/E21.511

### ABSTRACT:

PURPOSE: To mitigate stress to be applied to the respective electrodes and the semiconductor chip of a field effect transistor by a method wherein the thickly plated source electrode and the thickly plated drain and gate electrodes are made of materials having thermal expansion coefficients different to each other.

CONSTITUTION: The difference of height between the upper face 2' of the convex part 2 of a <a href="heat sink">heat sink</a> 1 of Cu to be used as a package or a <a href="heat chip">chip</a> carrier and the upper faces 3', 4' of alminas 3, 4 is about 0.2&mu;m even when heated at about 100&deg;C. When the source electrode 6a is made of Pt, and

the drain

and gate electrodes 7a, 8a are made of Sn, the difference of height between the

electrodes becomes about 0.063μm, and moreover because the Young's modulus

of Sn is about a half of  $\underline{\mathbf{A}\mathbf{u}}$  used up to this time, tensile stress is reduced

broadly, and break away and increase of resistance between the respective

 $\underline{\textbf{plated}}$  electrodes and junction pads of the  $\underline{\textbf{chip}}$  and between the respective

upper faces of the package or the chip carrier are prevented.

COPYRIGHT: (C) 1982, JPO&Japio

# ⑩ 日本国特許庁 (JP)

⑩特許出願公開

# ⑩公開特許公報(A)

昭57—12561

⑤Int. Cl.³H 01 L 29/80 23/12 識別記号

庁内整理番号 7925—5 F 7357—5 F ④公開 昭和57年(1982) 1月22日

発明の数 1 審査請求 未請求

(全 3 頁)

砂電界効果トランジスタ

願 昭55-88134

②出 願 昭55(1980)6月26日

@発 明 者 大坪睦之

②特

伊丹市瑞原 4 丁目 1 番地三菱電

機株式会社北伊丹製作所内

⑫発 明 者 三井康郎

伊丹市瑞原 4 丁目 1 番地三菱電

機株式会社北伊丹製作所内

⑩発 明 者 中谷正昭

伊丹市瑞原 4 丁目 1 番地三菱電 機株式会社北伊丹製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

⑪代 理 人 弁理士 葛野信一

外1名

#### 明細 書

1. 発明の名称

電界効果トランジスタ

#### 2. 停許請求の範囲

## 3. 発明の詳細な説明

この発明は電界効果トランジスタ, 特に半導体 チップの各電極とパッケージあるいはチップキャ リヤの各電極とを、ポンディングワイヤの介在な しに直接々続するようにした、いわゆる完全フリップチップ型の電界効果トランジスタに関するものである。

以下、フリップチップ型砒化ガリウム電界効果トランジスタ(以下単に GaAsPETと称する)を例にとつて述べる。

まず従来のこの種のGaAsFETにつき、第1図を よび第2図により説明する。

これらの第1図および第2図において、(1)は中央部に凸部(2)を有し、かつその左右にアルミナあるいはベリリヤなどの絶録物(3)。(4)を設けたCuヒートシンクであり、凸部(2)の上面(5)と、各絶録物(3)。(4)の Au を一部メタライズした上面(5)。(4)とを電極に用いると共に、これらの各上面はすべて所定のレベル面にあるようにしている。また(5)は同一主面上のソース(エミッタ)。ドレイン(コレクタ)およびゲート(ベース)各電極のそれぞれポンディングバット上に、通常は Au による厚メッキ電極(6)。(7)および(8)は、チップであり、これらの各電極(6)。(7)および(8)は、

1/28/05, EAST Version: 2.0.1.4

前記パッケージあるいはチップキャリャとしての ヒートシンク(1)の対応する上面(3),(3)および(4)に、 熱圧着法あるいは半田付け法により接続される。

こうでこのように構成される GaAa FETにおいては、チャネル温度 120~150 でで使用されるために、チャネル温度 120~150 でで使用されるために、チャネル温度 120~150 でで使用されるために、ヒートシンク(1) および半導体チップ(5) の各自体の温度がかなり上昇し、ソースが接続される部位とにあつても、それぞれの構成材料の熱路張係数の差異により、前配上面(2) と(3) および(4) との間に、第2 図からも明らかなように段差を生じ、各厚メッキ電極(6)、(7) および(8) が圧縮あるいは引張り応力を受けることになり、結果的に各厚メッキ電極と、プラウス・カーシーとの形式が増し、基しいときは電極が剥離するという問題があった。

ちなみに Au が受ける応力を計算してみる。と 」 で Cu からなる凸部(2)の高さおよびセラミック(Ale Ou) の厚さを 200 pm, Auからなる厚メッキ電極

ことになり、従つてこの応力を緩和するのには、 前記上面(2)と(3)、(4)との温度上昇に伴なり段差を 少なくすることが重要である。

この発明は従来のこのような点に鑑み、ソース 厚メッキ電極とドレインおよびゲート各厚メッキ 電極とに、それぞれに異なった無形張係数の材料 を用いることにより、各厚メッキ電極。ひいては 半導体チップに加えられる応力を緩和し得るよう にしたものである。

以下との発明の一実施例につき、第3図を参照して詳細に説明する。

この第3図において前記第1図および第2図と同一符号は同一または相当部分を示しており、この実施例ではソース厚メッキ電極(6a)としてPt,ドレインおよびゲート厚メッキ電極(7a),(8a)としてSaの各材料を用いたものである。

この第3図に示した実施例による GaAsFET の 各序メッキ電極 (6s) と (7s), (8s) とに加えられ る応力について、前配と同一条件で計算してみる。 の厚さを30 pmとし、また Cu および AL<sub>2</sub>O<sub>3</sub>の無 膨張係数をそれぞれ16.8×10<sup>-10</sup>/deg, 6.5×10<sup>-1</sup>Aeg, Au のヤング率を8.3×10<sup>4</sup> W/al とし、全体の温度 が100 ℃上昇したと仮定すると、凸部上面②と絶 録物上面③ および④ との段差は、

 $\triangle(h_{Cu}-b_{AL_2O_3})=h \times \triangle T \times (\beta_{Cu}-\beta_{AL_2O_3})$  で与えられ、これに実質数値を代入すると  $0.20\mu_{IB}$  となる。

そしてこの場合、ソース厚メッキ電極(6)が 0.2 9½ = 0.1 0 pm だけ圧縮され、かつドレインかよびゲート厚メッキ電極(7)、(8)が同様に 0.1 0 pm だけ伸びると仮定すると、ソース厚メッキ電極(6)に加えられる圧縮応力のは

## $\sigma = \epsilon E_{Au}$

こうでのは歪、E<sub>Au</sub> は Au のヤング率 で与えられ、同様に実質数値を代入すると単位面 積(cd) 当り 6×10<sup>2</sup> kg/cd となる。これは例えばソ ース電極面積 2×10<sup>4</sup> gm² に約12 g の力が加えられていることを意味する。

とのように微少面積に過大な応力が加えられる

の Cu ヒートシンク(1)の凸部上面(3) と絶縁物上面(3) および(4) との段差は、先に計算したように0.20 pm である。また一方、半導体チップ(1)上のソース厚メツキ電極(6a)の伸びは、 Pt の熱影張係数が 8.9×10<sup>-4</sup>/deg であるから 2.7×10<sup>-2</sup> pm, ドレインおよびゲート厚メッキ電極(7a),(8a)の伸びは、 Sn の熱膨張係数が 2.7×10<sup>-4</sup>/deg であるから 9.0×10<sup>-2</sup> pm で、その差 0.063 pm となる。

すなわち、このようにして、ソース電値とドレインおよびゲート電極との段差が厚メッキ電極の伸びの差分だけ少なくなり、また Snのヤンク率が Au の約 ½ 程度であるために、Au を用いた場合に比較してドレインおよびゲート厚メッキ電極に加わる引張り応力が大巾に減少され、単位面積(ad) 当り 1×10² 40/cdとなつて、前配従来の約½程度に軽減されており、各厚メッキ電値と半導体チップのポンデイングバットおよびパッケージ、チップキャリヤの各上面との間が剥離することはなく、また電気抵抗の増加も殆んどなくなるなどの効果


まずパッケージあるいはチップキャリャとして を奏し得たものである。 1/28/05, EAST Version: 2.0.1.4 なお前配実施例は GoAsFET について述べたが、 これに限られず他のデバイスについても適用可能 であり、また実施例では Pt と Sn との組み合わせ につき説明したが、これに限られず他の組み合わ せ、例えば Pt と Au 、 Au と Sn などの組み合わせ についても適用できることは勿論である。

# 4. 図面の簡単な説明

第1図は完全フリップチップ型の GeAeFET の 断面図、第2図および第3図は従来例およびこの 発明の一実施例による同上 GeAeFETを高温下に保 持したときの半導体チップとパッケージ、チップ キャリャとの状態を示す断面説明図である。

(1)・・・・パッケージ, チップキャリャとしてのヒートシンク、(2), (2)・・・・凸部とその上面、(3), (3) および(4), (4)・・・・絶穀物とその上面、(5)・・・・半導体チップ、(6), (6 a)・・・・ソース厚メッキ電極、(7), (7 a) および(8), (8 a)・・・・ドレインおよびゲート厚メッキ電極。

代理人 葛 野 佰 一(外1名)



第2図

